Skip to main content
Please enable JS

AMIGA7

Year 2019

Title AMIGA7

Leader Carlos Carreras Vaquer

Strategic Areas Remote Sensing & Space

Technologies
Electronics and Systems Radio and Wireless

Funding Entity Proyecto del Plan Estatal, convocatoria Retos

El subproyecto de AMIGA 7 Procesado de Datos en Hardware investiga técnicas de optimización y síntesis de circuitos que implementan en hardware reconfigurable tanto algoritmos de procesado de señal del CSP (Central Signal Processor) como algoritmos científicos del SDP (Science Data Processor) y los Centros Regionales del radio interferómetro SKA (Square Kilometre Array). AMIGA7 abarcará un período clave para SKA, tras el final de los diseños de los consorcios y el éxito de sus Critical Design Reviews, hasta el inicio de la construcción.

Los dispositivos reconfigurables están firmemente asentados en la arquitectura de los módulos del CSP de SKA, donde se utilizan profusamente. Los circuitos DSP suelen permitir el uso de formatos de coma fija que presentan mayores prestaciones y menor coste y consumo que sus equivalentes en coma flotante. El proyecto plantea la aplicación de técnicas de análisis de la sensibilidad de las señales según sus dependencias para optimizar métodos automáticos. La aplicación de estos métodos permitirá nuevos niveles de optimización de los módulos de CSP en su evolución de cara a la construcción de SKA.

Por otra parte, el posible uso de aceleradores de alta eficiencia energética basados en FPGAs para el cálculo científico en los Centros Regionales de SKA resulta de gran interés para reducir su alto coste energético. En este contexto, el proyecto continúa el desarrollo del entorno Witelo para la síntesis y generación automática de VHDL para implementaciones de altas prestaciones en FPGA y soslayar así las limitaciones de las herramientas existentes. El objetivo es completar el entorno para permitir el procesado iterativo en 'stream' de mallas de datos no estructurados, optimizando los accesos a las memorias externas e implementando operaciones locales de reducción.

En un segundo frente, el proyecto evalúa la viabilidad y la eficiencia de diseños en FPGA de algoritmos científicos de SKA. En concreto, el objetivo prioritario son los algoritmos de inteligencia artificial usados en el análisis de las imágenes obtenidas con SKA dado su posible alto nivel de paralelismo.